บทเรียน 5.3 — SPI

เป้าหมาย

เมื่อจบบทเรียนนี้ คุณจะ

1. อธิบายโหมด SPI ทั้งสี่จาก CPOL และ CPHA และเลือกโหมดให้ตรงกับ datasheet ของอุปกรณ์ได้
2. ถอดรหัสภาพสัญญาณ SPI ได้ครบ SCLK, MOSI, MISO และ CS
3. เปรียบเทียบ SPI กับ I2C ในด้านจำนวนสาย ความเร็ว และการต่ออุปกรณ์หลายตัว

ใช้เวลาประมาณ 70 นาที — แล็บใช้ logic analyzer สี่ช่องที่รับ 3.3 V ได้

ก่อนเริ่ม

ทวนจากสองบทก่อนสองข้อ

1. UART ส่งบิตไหนก่อน และ I2C ส่งบิตไหนก่อน
2. ใน I2C master เลือกอุปกรณ์ที่จะคุยด้วยอย่างไร ถ้าไม่มี address จะเลือกด้วยอะไรได้อีก

ดูของจริงก่อน

เปิด examples/13_spi_modes.c — วาดไบต์ 0xA5 ในโหมด SPI ทั้งสี่ ทำเครื่องหมาย ^ ใต้ขอบที่ผู้รับอ่านค่า ทายก่อนรัน: ในโหมด 3 ผู้รับอ่านที่ขอบขาขึ้นหรือขาลงของ SCLK

gcc -std=c11 -Wall -Wextra -o spi_modes examples/13_spi_modes.c
./spi_modes

โหมด 3 อ่านที่ขอบขาขึ้น เหมือนโหมด 0 ทั้งที่ SCLK ว่างอยู่คนละระดับ ส่วนโหมด 1 และ 2 อ่านที่ขอบขาลง — บรรทัดสุดท้ายเทียบ SPI สองตัวบนบอร์ดเดียวกัน: SPI ของเรดาร์ที่ 25 MHz กับ SPI แบบ bit-bang บน header ที่ราว 67 kHz ช้ากว่ากันหลายร้อยเท่า

แนวคิด (1) — สี่สาย และโหมดสี่แบบ

SPI มีสัญญาณสี่เส้น: SCLK (clock จาก master), MOSI (master ส่งออก), MISO (slave ส่งกลับ) และ CS (เลือก slave) ทุกจังหวะของ SCLK master ส่งหนึ่งบิตและรับหนึ่งบิตพร้อมกัน

การเลือกโหมดไม่ใช่การเดา — datasheet บอกด้วยชื่อโหมด ค่า CPOL/CPHA หรือแผนภาพเวลา ถ้าให้แค่แผนภาพ ดูสองอย่าง: SCLK ว่างที่ระดับไหน (CPOL) และข้อมูลนิ่งตรงขอบแรกหรือขอบสอง (CPHA)

SPI เรดาร์ใน BSP: sclkMode = CY_SCB_SPI_CPHA0_CPOL0 (โหมด 0), enableMsbFirst = true, ข้อมูล 8 บิต, CS active low

แนวคิด (2) — SPI ของจริงบนบอร์ด: ฮาร์ดแวร์กับ bit-bang

SPI ของเรดาร์ BGT60TR13C ใช้ SCB3 ที่ 25 Mbps ผูก ISR ด้วย Cy_SysInt_Init() การรับส่งใช้ Cy_SCB_SPI_Transfer() แบบ interrupt

ไดรเวอร์เรดาร์เคยรอให้การส่งเสร็จด้วยลูป while ที่ไม่มีขอบเขต — ถ้า interrupt ของ SPI หายไปหนึ่งครั้ง ลูปวนตลอดไป ทีม SDK วัดบนบอร์ดจริงพบว่าค่าบนหน้า Radar ค้างทุกครั้งหลังทำงานราวแปดวินาที จึงเปลี่ยนเป็นการรอแบบมีขอบเขตที่ยกเลิกการส่งแล้วคืน error

"A bounded spin turns an unrecoverable wedge into an error return."

SPI บน header ในตัวอย่าง Header I/O Test เป็น bit-bang โหมด 0 ที่ CPU ตั้งขาเองทีละบิตด้วย Cy_GPIO_Write() ช้ากว่าฮาร์ดแวร์มาก แต่ดูง่ายด้วย logic analyzer และพอสำหรับงานทดสอบ 8 ไบต์

แนวคิด (3) — SPI กับ I2C

SPI เหมาะกับข้อมูลปริมาณมากจากอุปกรณ์ไม่กี่ตัว (เรดาร์ จอภาพ แฟลช) ส่วน I2C เหมาะกับเซนเซอร์หลายตัวที่ส่งข้อมูลน้อย ประหยัดขาของชิป — เพราะ SPI ไม่มี ACK การพิสูจน์ว่าสายดีต้องอ่านค่าที่รู้คำตอบ เช่นรีจิสเตอร์ ID

ตัวอย่างสมบูรณ์ — สามท่าใน 13_spi_modes.c

ท่าที่ 1 สร้างรูปคลื่นหนึ่งไบต์ MSB ก่อน ตาม CPOL และ CPHA ของแต่ละโหมด
ท่าที่ 2 วาด SCLK และ MOSI เป็นเส้น พร้อมระดับว่างก่อนและหลังเฟรม และ ^ ใต้ขอบที่อ่าน
ท่าที่ 3 เทียบความเร็วของ SPI ฮาร์ดแวร์ของเรดาร์กับ bit-bang ของ header

// โหมด 0: CPOL=0 (ว่างต่ำ), CPHA=0 (อ่านที่ขอบแรก = ขาขึ้น)
for (int i = 7; i >= 0; i--) {       // MSB ก่อน
    int bit = (byte >> i) & 1u;
    /* วาง MOSI ให้นิ่งก่อนขอบขาขึ้น แล้วอ่านที่ขอบนั้น */
}

ลองแก้แล้วทายก่อนรัน: ถ้า master ใช้โหมด 0 แต่ slave ใช้โหมด 1 slave จะอ่านบิตที่ขอบไหน และข้อมูลที่ได้น่าจะเพี้ยนอย่างไร

ฝึกเติม

เปิด practice/13_spi_decode.c — ตัวถอดรหัส SPI สี่สาย บทสุดท้ายของโมดูล 5 จึงเว้นว่างมากที่สุด 6 จุด

1. แยก CPOL กับ CPHA จากเลขโหมด
2. ล้างสถานะเมื่อ CS ไม่ทำงาน
3. แยกขอบ leading กับ trailing
4. เลือกขอบที่ต้องอ่านตาม CPHA
5. เลื่อนบิตเข้าไบต์ MSB ก่อน จากค่าที่นิ่งอยู่ก่อนขอบ
6. เก็บไบต์เมื่อครบ 8 บิตโดยไม่เขียนเลยที่เก็บ

gcc -std=c11 -Wall -Wextra -o spi_decode practice/13_spi_decode.c && ./spi_decode

test ใช้เฟรมจริงที่ Header I/O Test ส่ง A5 31 00 5A 01 02 03 ตามด้วย XOR checksum CE และมีกรณีตั้งโหมดผิด ลองเองก่อนอย่างน้อย 15 นาที แล้วเปิด solution/13_spi_decode.c

เช็กความเข้าใจ

ตอบคำถาม 5 ข้อใน quiz.yaml ครอบคลุมเป้าหมายทั้งสามข้อ (ตอบถูกตั้งแต่ 4 ข้อขึ้นไปถือว่าจบบทเรียน)

1. datasheet บอกว่า SCLK ว่างที่ระดับสูง และอ่านข้อมูลที่ขอบขาขึ้น (ขอบที่สองหลังออกจากระดับว่าง) ต้องตั้งโหมดใด
2. SPI เรดาร์ในค่าตั้งของ BSP ใช้ sclkMode = CY_SCB_SPI_CPHA0_CPOL0 และ enableMsbFirst = true ข้อใดถูก
3. จับสัญญาณ SPI โหมด 0 ได้ CS ต่ำ แล้ว MOSI ที่ขอบขาขึ้นแปดครั้งติดกันเป็น 0 0 1 1 0 0 0 1 ไบต์ที่ master ส่งคืออะไร
4. decoder SPI ให้ไบต์ที่ดูเลื่อนไปหนึ่งบิตทุกไบต์ สาเหตุใดเป็นไปได้ (เลือกได้หลายข้อ)
5. ข้อใดเปรียบเทียบ SPI กับ I2C ได้ถูกต้อง (เลือกได้หลายข้อ)

แล็บ

งาน: จับธุรกรรม SPI จริงบน header ถอดรหัสด้วยตาและด้วย decoder แล้วพิสูจน์ผลของการตั้งโหมดผิด

1. flash Header I/O Test จาก Developer Hub
2. ต่อ logic analyzer สี่ช่องที่ P9.3 (SCK), P9.2 (MOSI), P9.1 (MISO), P9.0 (CS) และกราวด์
3. ตั้ง trigger ที่ขอบขาลงของ CS แล้วกด SPI ESP32 จอจะพิมพ์ TX req: แปดไบต์
4. ถอดรหัสไบต์แรกด้วยตา: SCLK ว่างที่ระดับไหน MOSI นิ่งตอนขอบไหน อ่าน 8 บิต MSB ก่อน ต้องได้ A5
5. ตั้ง decoder SPI เป็นโหมด 0, MSB first, CS active low เทียบกับ TX req: แล้วเปลี่ยน decoder เป็นโหมด 1 ดูว่าไบต์เปลี่ยนเป็นอะไร
6. วัดความยาวของหนึ่งบิตและความยาวที่ CS อยู่ระดับต่ำ เทียบกับการประมาณราว 15 µs/บิต

หลักฐานที่เก็บไว้ใน portfolio: ภาพรูปคลื่นสี่ช่องที่ขีดป้ายไบต์แรกด้วยมือ ภาพผลของ decoder โหมด 0 และโหมด 1 และตัวเลขเวลาที่วัดได้

ไปต่อ

• อ่านหัวไฟล์ของ cy_scb_spi.h @ release-v3.24.0 หัวข้อ Configure Data Rate แล้วคำนวณตัวหารและ oversample สำหรับ SPI 10 MHz จาก 100 MHz
• เปิด sigrok protocol decoders ดูว่า decoder ของ SPI ต่อเป็นชั้นกับ decoder ของอุปกรณ์ได้อย่างไร

บทถัดไปเข้าสู่โมดูล 6: บทเรียน 6.1 — Unit test บนเครื่องโฮสต์

แหล่งที่มาและเครดิต

"พื้นฐานเฟิร์มแวร์ภาษา C บน PSoC Edge" จาก TESA Open Knowledge โดยสมาคมสมองกลฝังตัวไทย
(Thai Embedded Systems Association: TESA) https://github.com/tesaiot/tesa-qualification-program
สัญญาอนุญาต CC BY-NC 4.0

โค้ดของหลักสูตรนี้ (examples/, practice/, solution/) Apache-2.0 · โค้ดของ SDK ไม่ได้คัดลอกเป็นไฟล์
บทเรียนยกมาเป็นช่วงสั้น ๆ พร้อมลิงก์ไปยังไฟล์ที่ commit ef72c1b (Apache-2.0, tesaiot-pse84-devkit-sdk)